|
TCP630 FPGA CPCI-Modul mit 64 TTL- oder 32 Differenz-IOs
TCP630 Blockschaltbild
TCP630 Blockschaltbild |
|
Anwender-programmierbares
FPGA mit
600.000 Gattern
Das TCP630 ist eine 3HE 32-bit CompactPCI-Karte mit einem programmierbaren FPGA-Baustein mit 300.000
oder 600.000 Gattern. Das
TCP630-x0 hat 64 TTL IO-Leitungen, das TCP630-x1 32 Differenz-IOs mit
EIA-422/485-kompatiblen Transceivern,
und das TCP630-x2 stellt 32 TTL- und 16 Differenz-IOs zur Verfügung. Alle
Leitungen sind einzeln als Ein- oder Ausgang programmierbar und ESD-geschützt. Die
Eingänge sind immer aktiv und erlauben jederzeit das Rücklesen des
Zustands einer IO-Leitung. Die TTL-Leitungen haben Pull-Up Widerstände,
die an 3.3V oder 5V geschaltet werden können. Die Differenz-Leitungen
sind mit 120Ω Widerständen terminiert.
Das
TCP630 hat einen PIM Modul Steckplatz für flexible Front IO-Lösungen.
Standardmäßig stellt das TPIM0003-10 die IO-Signale auf einem HD68 zur
Verfügung. Opt. sind PIMs mit anwendungsspezifischen Steckern oder
zusätzlicher Signalanpassung möglich. Eine solche Realisierung ist
einfach, schnell und preiswert möglich. Das TCP630-2x
bietet zusätzlich Rear IO über den J2 Stecker.
Das FPGA wird über einen seriellen Flash-Baustein konfiguriert. Der Flash-Speicher
ist mit Treiber-Software im System über den PCI-Bus programmierbar.
Optional lieferbar ist ein Modul mit JTAG-Anschluß für
In-Circuit real-time Debugging des FPGA-Designs mit der Xilinx
"ChipScope". Anwendungen können mit Design-Software ISE WebPACK von
Xilinx entwickelt werden, die unter www.xilinx.com
kostenlos zur Verfügung steht.
Linux, LynxOS, OS-9, pSOS+, QNX,
VxWorks und Windows Treiber sind lieferbar. Alle Treiber - mit Ausnahme
von Windows - werden als C Source-Code geliefert.
|
Technische
Beschreibung
|
|
|
CPCI-Modul, 32-bit/33MHz PCI Interface, PCI
2.2 konform, 3.3/5V Vio, PLX PCI9030 PCI-Interface
|
|
|
Xilinx XC2S300E-6 Spartan-IIE FPGA, im System
konfigurierbar, serielles Flash XCF02S
|
|
|
FPGA mit 300.000 oder 600.000 Gattern
|
|
|
FPGA-Taktoptionen: Lokaler Taktoszillator oder
PLL-programmierbarer Taktgenerator (200 KHz – 166 MHz), 6
Taktausgänge mit FPGA verbunden
|
|
|
I/O-Leitungen: 64 TTL-IOs (-10), 32 Differenz-IOs (-11) oder 32 TTL-IOs
und 16 Differenz-IOs (-12), individuell als Ein-/Ausgang
programmierbar
|
|
|
TTL-Pegel mit +/-24 mA Ausgangsstrom oder EIA-422/485 Pegel
|
|
|
PIM Modul Steckplatz oder J2-IO
|
|
|
-40°C .. +85°C Betriebstemperaturbereich
|
|
|
OS-9, pSOS+, Windows NT/2000/XP, Linux, LynxOS, QNX und VxWorks Treiber
lieferbar
|
|
|
5 Jahre Garantie
|
|
|
Bestellbezeichnungen |
 |
|
|
TCP630-10R |
FPGA cPCI-Modul mit 64 TTL-IOs |
|
TCP630-11R |
FPGA cPCI-Modul mit 32 Differenz-IOs |
|
TCP630-12R |
FPGA cPCI-Modul mit 32 TTL- und 16 Differenz-IOs |
|
TCP630-20R |
FPGA cPCI-Modul mit 64 TTL-IOs, J2 I/O |
|
TCP630-21R |
FPGA cPCI-Modul mit 32 Differenz-IOs, J2 I/O |
|
TCP630-22R |
FPGA cPCI-Modul mit 32 TTL- und 16 Differenz-IOs, J2 I/O |
|
|
|
TA304-10R
|
Cable Kit für Module mit HD68 SCSI-3 Stecker
|
|
|
TCP001-FP-10
|
6HE Front Panel Erweiterung für 3HE cPCI Boards
|
|
|
TCP040-TM-10
|
Rear I/O Transition Modul mit PIM-Steckplatz
|
|
|
TPIM003-10R
|
PIM I/O Modul mit HD68 SCSI-3 Stecker und spezieller Pin Anordnung
|
|
|
|
TDRV004-SW-12
|
OS-9 Treiber
|
|
|
TDRV004-SW-32
|
pSOS, pSOS+ Treiber
|
 |
TDRV004-SW-42
|
VxWorks Treiber
|
|
|
TDRV004-SW-62
|
Windows NT 4.0 Treiber
|
|
|
TDRV004-SW-65
|
Windows 2000/XP Treiber
|
|
|
TDRV004-SW-72
|
LynxOS Treiber
|
|
|
TDRV004-SW-82
|
LINUX Treiber
|
|
|
TDRV004-SW-92
|
QNX 4 Treiber
|
|
|
TDRV004-SW-95
|
QNX 6 Treiber
|
|
|
|
TCP630-DOC
|
TCP630 Reconfigurable FPGA with 64 TTL I/O / 32 Differential I/O Lines User Manual
|
|
|
TCP630-ED
|
Engineering Documentation, beinhaltet TCP630-DOC
|
|
|
